三维集成系统正在快速增长，它涉及众多不同技术新兴领域，目前已出现诸多大有希望应用于三维集成的新技术。本文将对其中的一项技术进行系统介绍。为了实现三维结构的体积最小化和具有优良电性能的高密度互连，我们将采用穿硅通孔（TSV）用于晶圆级堆叠器件的互连。

     该技术基本工艺为高密度钨填充穿硅通孔，通孔尺寸从1μm到3μm。用金属有机化学汽相淀积（MOCVD）淀积一层TiN薄膜作为籽晶层，随后同样也采用CVD工艺淀积而成的钨膜的扩散势垒层即可实现具有大纵宽比（HAR）ICV的金属填充。堆叠器件的未来应用还需要铜填充TSV以优化电学性能。所谓的ICV-SLID技术可用于制作三维器件的堆叠。这项工艺非常适合应用于产品的低成本高效率生产，包括高性能应用，如三维微处理器和高度小型化的多功能系统，传感器之间的节点、存储器数据处理与传输（eGrains^TM, eCubes^TM）等。

推动三维系统集成技术发展的关键因素
从总体上看，加速三维集成技术应用于微电子系统生产的重要因素包括以下几个方面：
• 系统的外形体积：缩小系统体积、降低系统重量并减少引脚数量的需求，
• 性能：提高集成密度，缩短互连长度，从而提高传输速度并降低功耗，
• 大批量低成本生产：降低工艺成本，如混合技术等，
• 新应用：如超小无线传感器系统等。

     与系统芯片（SoC）相比，这种新方法是一种能将不同优化生产技术高效融合在一起的三维系统集成技术。此外，三维集成方法还可能用于解决由信号传播延迟导致的“布线危机”，不管是板级的还是芯片级的，其原因是这种方法可以实现最短的互连长度，而且还省去了受速度限制的芯片之间及芯片内部互连。

     低成本制作潜力也是影响三维集成技术未来应用的主要因素。当前，系统芯片的制作主要依靠单片集成来嵌入多种工艺。但这种方法有很多缺陷，如复杂性达到最高程度时会使分片工艺非常困难，从而导致总系统“制作成本爆炸性”提高。与之相比，采用适当的三维集成技术可以将MEMS和CMOS等不同的最佳基础工艺有机结合起来，通过提高产品合格率和小型化程度，发挥该技术低成本制作的潜力。与单片集成SoC相比，采用最佳三维集成技术制作的器件堆叠（如控制器层和存储器层等）会使生产成本显著降低。此外，采用该技术还有望实现新型多功能微电子系统，如分布式无线传感器网络应用的超小型传感器节点等（图1）。

     目前采用三维集成技术已显得十分必要，其原因是三维集成技术具有下列诸多的相关优点：可显著减小系统体积、降低功耗、提高可靠性、缩减制作成本，完全可满足大批量生产的市场要求等。

三维集成概念
目前有多种不同的先进系统集成方法，主要包括：
• 封装上的封装堆叠技术，
• PCB(引线键合和倒装芯片)上的芯片堆叠，具有嵌入式器件的堆叠式柔性功能层，
• 有或无嵌入式电子器件的高级印制电路板（PCB）（图4）堆叠，
• 晶圆级芯片集成，
• 基于穿硅通孔（TSV）的垂直系统集成（VSI）。
     三维集成封装的一般优势包括：采用不同的技术（如CMOS、MEMS、SiGe、GaAs等）实现器件集成，即“混合集成”，通常采用较短的垂直互连取代很长的二维互连，从而降低了系统寄生效应和功耗。因此，三维系统集成技术在性能、功能和形状因素等方面都具有较大的优势。

用于三维集成的先进晶圆级技术
     晶圆级封装技术已在许多产品制造中得到广泛应用。

     目前正在开发晶圆级封装的不同工艺技术，以满足在提高性能和增加功能的同时还能达到减小系统体积，降低系统功耗和制作成本的要求。

     要实现预期的晶圆级封装开发目标需要完成下列几项主要任务：
• 采用薄膜聚合物淀积技术达到嵌入器件和无源元件的目的
• 晶圆级组装-从芯片至晶圆，包括硅（存储器，μp）、MEMS、Ⅲ-V族化合物（InP、GaAs）和SiGe器件等
• 综合屏蔽（射频和功率）
• 功能层集成（执行器、传感器、天线等）
• 能量存储器与转换器的集成
• 穿硅通孔（TSV）的形成与金属化、晶圆减薄与调整粘接技术
• 光学芯片-芯片互连

     无源元件（电阻、电容和电感等）的集成就是一个实例。与采用CMOS工艺将这些器件集成起来的方法相比，三维集成是一种很好的替代方法，它可以取代表面贴装元件（SMD）的方法。通过利用“再分布技术”可将无源元件有效地集成在芯片表面。图2为采用薄膜工艺和金属（铜）聚合物-金属（铜）结构来实现滤波器集成的实例。

未来，各种不同的三维集成概念都将在晶圆级得以实现。在“晶圆级薄型芯片集成（TCI）方法”的使用过程中，要在聚合物介质层中嵌入减薄型芯片（其厚度小于20μm）来实现互连，其聚合物介质层上需要制作具有改良性能的多层薄膜布线或晶圆级再分布层（RDL）。可将具有或没有穿硅通孔（TSV）的硅插入介质用作载体，将薄芯片以面朝上的方式嵌入到聚合物层中。可以看出，载体的顶部还具有面朝下贴装器件的潜力（图3）。

     采用功能性插入介质叠层（图4）的方法可以实现极其复杂的超小型化电子系统，如传感器节点和“eGrains”等，其互连长度可以显著缩短，同时还可实现较高的小型化。采用这种方法可体现的一个重要优点，就是无源元件与有源芯片之间的距离可以非常近，所产生的寄生效应还可降至最低限度。而且同时还能进行大批量低成本制作。

垂直系统集成
     垂直系统集成（VSI）的实现可以采用标准的硅晶圆工艺（主要是生产线的后道工艺）对带有可以自由定位穿硅通孔的堆叠型减薄器件衬底（Si）进行粘接和高密度垂直片内布线（图5）。采用VSI-TSV方法可以将互连线缩至最短，而且还可实现最充分的z轴连接。目前业内已公认TSV技术具有多种潜在优势，主要包括：

A） 连接长度可以做得很短，只相当于芯片的厚度，因此在对功能部件单元进行堆叠处理时就可以用垂直堆叠的方法取代水平堆叠，充分发挥这种技术所具有的潜力，显著降低部件单元之间的平均互连长度。

B） 可以实现高密度、大纵宽比连接，从而完全可以在硅片内部插入极其复杂的多芯片系统，其实际封装密度要比目前采用的高级PCB-MCM好许多倍。

C） 可以将平面外的逻辑功能部件拉得更为接近以避免RC长延迟和面内互连等问题。

     利用穿硅通孔互连实现三维集成结构需要采用的主要工艺技术包括：